A54X121 Programování hradlových polí (HRAD)

Studijní obor: Aplikovaná informatika v dopravě

Semestr: 2

Typ studijního předmětu: povinně volitelný

Celkový hodinový rozsah výuky: přednáška + cvičení, 2-2, klasifikovaný zápočet

Počet kreditů: 4

Garant předmětu: doc.Ing.Pavel Bezoušek, CSc. – KEEZ,DFJP,UPa

Nutné splněné povinnosti: Logické obvody

 

Podmínky pro absolvování předmětu: zápočtem se potvrzuje, že se student zúčastňoval v požadované míře povinné výuky a že splnil požadavky, jimiž bylo udělení zápočtu podmíněno. Podmínky udělení zápočtu určuje přednášející.

 

Anotace předmětu:

Cíl předmětu:

Předmět má poskytnout základní znalosti potřebné pro programování hradlových polí různých typů. Realizace logických funkcí, zadávání funkcí programovacími jazyky a pomocí schemat.
Obsah předmětu:

Logické funkce, minimalizace log. funkcí, relizace kombinační logiky na úrovni součet součinů (AND-OR). Klopné obvody typu D, jejich vlastnosti a podmínky pro časování. Konečné automaty, jejich realizace pomocí kombinační logiky AND-OR a klopných obvodů typu D. Zákaznické obvody. PLD(Programmable Logic Device), architektura PLD. Programování malých PLD typu GAL. Princip programování, technologie, použití interní RAM pro nastavení spojových cest, vznik obvodů FPGA (Field Programmable Gate Array). Návrhové systémy malých hradlových polí. Simulace. Hradlová pole XILINX. Architektura FPGA Xilinx řady 4000. Konfigurovatelné logické bloky CLB, IOB, propojovací síť. Vytváření krátkých a dlouhých spojových cest. Urychlování přenosu signálu v nškterých makromodulech. Vstupní bloky. Nastavování parametrů výstupních signálů (logické úrovně a strmosti hran). Programování pomocí schema a maker. Určení zpoždění signálu a výsledné maximální taktovací frekvence. Používání návrhových systémů pro programování FPGA. Editace výsledného návrhu a jeho ladění.  Diagnostický systém Boundary-Scan. Jeho použití při výrobě a za provozu. Použití VHDL pro návrh a simulaci.

 

Seznam odborné literatury:

 

LÍŠKA, M., ŠULO,V., STRELEC,J. Programovatelná logická pole. Praha, Grada a.s., 1993, ISBN: 80-85623-26-9.

 

BERNARD, J., B.–HUGON, J.–LE CORVEC, R.Od logických obvodů k mikroprocesorům. SNTL, Praha, 1988